01 يناير
ثنائي الفينيل متعدد الكلور عبر مشاركة مهارات التصميم
ثنائي الفينيل متعدد الكلور عبر مشاركة مهارات التصميم
يعد Via أحد المكونات المهمة لثنائي الفينيل متعدد الكلور متعدد الطبقات ، وعادة ما تمثل تكلفة الحفر 30٪ إلى 40٪ من تكلفة تصنيع ثنائي الفينيل متعدد الكلور. ببساطة ، يمكن تسمية كل ثقب على ثنائي الفينيل متعدد الكلور عبر. من وجهة نظر الوظيفة ، يمكن تقسيم الفتحات إلى فئتين: واحدة تستخدم للتوصيلات الكهربائية بين الطبقات. يستخدم الآخر لتثبيت أو تحديد المواقع. من حيث العملية ، تنقسم الفتحات بشكل عام إلى ثلاث فئات ، وهي الفتحات العمياء ، والفتحات المدفونة ومن خلال الفتحات.
توجد الفتحات العمياء على الأسطح العلوية والسفلية للوحة الدوائر المطبوعة ولها عمق معين. يتم استخدامها لربط خط السطح والخط الداخلي الأساسي. لا يتجاوز عمق الحفرة عادة نسبة معينة (فتحة). يشير الثقب المدفون إلى فتحة التوصيل الموجودة في الطبقة الداخلية للوحة الدوائر المطبوعة ، والتي لا تمتد إلى سطح لوحة الدائرة. يوجد نوعان من الثقوب المذكورين أعلاه في الطبقة الداخلية للوحة الدائرة ، ويتم إكمالهما من خلال عملية تشكيل من خلال الفتحة قبل التصفيح ، وقد تتداخل عدة طبقات داخلية أثناء تكوين العبر. النوع الثالث يسمى ثقب من خلال الفتحة ، والتي تخترق لوحة الدائرة بأكملها ويمكن استخدامها للتوصيل البيني الداخلي أو كفتحة تحديد المواقع لتركيب المكونات. نظرا لأن الثقب من خلال الثقب أسهل في العملية والتكلفة أقل ، يتم استخدامه في معظم لوحات الدوائر المطبوعة بدلا من النوعين الآخرين من الثقوب. تعتبر الثقوب المذكورة أدناه ، ما لم ينص على خلاف ذلك ، على أنها ثقوب عبر الثقوب.
1. من وجهة نظر التصميم ، يتكون العبر بشكل أساسي من جزأين ، أحدهما هو فتحة الحفر في المنتصف ، والآخر هو منطقة الوسادة حول فتحة الحفر. يحدد حجم هذين الجزأين حجم عبر. من الواضح ، في تصميم ثنائي الفينيل متعدد الكلور عالي السرعة وعالي الكثافة ، يأمل المصممون دائما أنه كلما كان الثقب أصغر ، كان ذلك أفضل ، بحيث يمكن ترك مساحة أكبر من الأسلاك على السبورة. بالإضافة إلى ذلك ، كلما كان الثقب أصغر ، كانت السعة الطفيلية الخاصة به. كلما كان أصغر ، كلما كان أكثر ملاءمة للدوائر عالية السرعة. ومع ذلك ، فإن تقليل حجم الثقب يؤدي أيضا إلى زيادة في التكلفة ، ولا يمكن تقليل حجم الفتحات إلى أجل غير مسمى. إنه محدود بتقنيات العملية مثل الحفر والطلاء: كلما كان الثقب أصغر ، زاد الحفر كلما طالت مدة الثقب ، كان من الأسهل الانحراف عن الوضع المركزي ؛ وعندما يتجاوز عمق الحفرة 6 أضعاف قطر الحفرة المحفورة ، لا يمكن ضمان أن جدار الثقب يمكن طلاؤه بشكل موحد بالنحاس. على سبيل المثال ، يبلغ سمك (من خلال عمق الثقب) للوحة PCB العادية المكونة من 6 طبقات حوالي 50 مل ، وبالتالي فإن الحد الأدنى لقطر الحفر الذي يمكن أن يوفره مصنعو ثنائي الفينيل متعدد الكلور يمكن أن يصل إلى 8 مل فقط.
Second, the parasitic capacitance of the via hole itself has a parasitic capacitance to the ground. If it is known that the diameter of the isolation hole on the ground layer of the via is D2, the diameter of the via pad is D1, and the thickness of the PCB board is T, The dielectric constant of the board substrate is ε, and the parasitic capacitance of the via is approximately: C=1.41εTD1/(D2-D1) The main effect of the parasitic capacitance of the via on the circuit is to extend the rise time of the signal and reduce The speed of the circuit. For example, for a PCB with a thickness of 50Mil, if a via with an inner diameter of 10Mil and a pad diameter of 20Mil is used, and the distance between the pad and the ground copper area is 32Mil, then we can approximate the via using the above formula The parasitic capacitance is roughly: C=1.41x4.4x0.050x0.020/(0.032-0.020)=0.517pF, the rise time change caused by this part of the capacitance is: T10-90=2.2C(Z0/2)=2.2 x0.517x(55/2)=31.28ps. It can be seen from these values ??that although the effect of the rise delay caused by the parasitic capacitance of a single via is not obvious, if the via is used multiple times in the trace to switch between layers, the designer should still consider carefully.
3. Parasitic inductance of vias Similarly, there are parasitic inductances along with parasitic capacitances in vias. In the design of high-speed digital circuits, the damage caused by parasitic inductances of vias is often greater than the impact of parasitic capacitance. Its parasitic series inductance will weaken the contribution of the bypass capacitor and weaken the filtering effect of the entire power system. We can simply calculate the approximate parasitic inductance of a via with the following formula: L=5.08h[ln(4h/d)+1] where L refers to the inductance of the via, h is the length of the via, and d is the center The diameter of the hole. It can be seen from the formula that the diameter of the via has a small influence on the inductance, and the length of the via has the greatest influence on the inductance. Still using the above example, the inductance of the via can be calculated as: L=5.08x0.050[ln(4x0.050/0.010)+1]=1.015nH. If the rise time of the signal is 1ns, then its equivalent impedance is: XL=πL/T10-90=3.19Ω. Such impedance can no longer be ignored when high-frequency current passes. Special attention should be paid to the fact that the bypass capacitor needs to pass through two vias when connecting the power layer and the ground layer, so that the parasitic inductance of the via will double.
4. عبر التصميم في ثنائي الفينيل متعدد الكلور عالي السرعة. من خلال التحليل أعلاه للخصائص الطفيلية للفتحات ، يمكننا أن نرى أنه في تصميم ثنائي الفينيل متعدد الكلور عالي السرعة ، غالبا ما تجلب الفتحات التي تبدو بسيطة سلبيات كبيرة لتصميم الدائرة. أثر. من أجل تقليل الآثار الضارة الناجمة عن التأثيرات الطفيلية للفتحات ، يمكن القيام بما يلي في التصميم قدر الإمكان:
1. من جانبي التكلفة وجودة الإشارة ، حدد حجما معقولا من الفتحات. على سبيل المثال ، بالنسبة لتصميم وحدة ذاكرة 6-10 طبقات ثنائي الفينيل متعدد الكلور ، من الأفضل استخدام فتحات 10 / 20 مل (محفورة / وسادة). بالنسبة لبعض الألواح الصغيرة الحجم عالية الكثافة ، يمكنك أيضا محاولة استخدام 8/18Mil. ثقب. في ظل الظروف الفنية الحالية ، من الصعب استخدام فتحات أصغر. بالنسبة للطاقة أو الفتحات الأرضية ، يمكنك التفكير في استخدام حجم أكبر لتقليل المقاومة.
2. يمكن استنتاج الصيغتين اللتين تمت مناقشتهما أعلاه أن استخدام ثنائي الفينيل متعدد الكلور أرق مفيد لتقليل المعلمتين الطفيليتين عبر.
3. حاول ألا تغير طبقات آثار الإشارة على لوحة PCB ، أي حاول ألا تستخدم فتحات غير ضرورية.
4. يجب حفر دبابيس الطاقة والأرض في مكان قريب ، ويجب أن يكون الرصاص بين المعبر والدبوس قصيرا قدر الإمكان ، لأنها ستزيد من الحث. في الوقت نفسه ، يجب أن تكون أسلاك الطاقة والأرض سميكة قدر الإمكان لتقليل المقاومة.
5. ضع بعض الفتحات المؤرضة بالقرب من فتحات طبقة الإشارة لتوفير أقرب حلقة للإشارة. من الممكن أيضا وضع عدد كبير من الفتحات الأرضية الزائدة عن الحاجة على لوحة ثنائي الفينيل متعدد الكلور. بالطبع ، يجب أن يكون التصميم مرنا. نموذج عبر الذي تمت مناقشته سابقا هو الحالة التي توجد فيها وسادات على كل طبقة. في بعض الأحيان ، يمكننا تقليل أو حتى إزالة وسادات بعض الطبقات. خاصة عندما تكون كثافة الفتحات عالية جدا ، فقد يؤدي ذلك إلى تكوين أخدود كسر يفصل الحلقة في الطبقة النحاسية. لحل هذه المشكلة ، بالإضافة إلى تحريك موضع المسار عبر ، يمكننا أيضا التفكير في وضع العبر على الطبقة النحاسية. يتم تقليل حجم الوسادة.
توجد الفتحات العمياء على الأسطح العلوية والسفلية للوحة الدوائر المطبوعة ولها عمق معين. يتم استخدامها لربط خط السطح والخط الداخلي الأساسي. لا يتجاوز عمق الحفرة عادة نسبة معينة (فتحة). يشير الثقب المدفون إلى فتحة التوصيل الموجودة في الطبقة الداخلية للوحة الدوائر المطبوعة ، والتي لا تمتد إلى سطح لوحة الدائرة. يوجد نوعان من الثقوب المذكورين أعلاه في الطبقة الداخلية للوحة الدائرة ، ويتم إكمالهما من خلال عملية تشكيل من خلال الفتحة قبل التصفيح ، وقد تتداخل عدة طبقات داخلية أثناء تكوين العبر. النوع الثالث يسمى ثقب من خلال الفتحة ، والتي تخترق لوحة الدائرة بأكملها ويمكن استخدامها للتوصيل البيني الداخلي أو كفتحة تحديد المواقع لتركيب المكونات. نظرا لأن الثقب من خلال الثقب أسهل في العملية والتكلفة أقل ، يتم استخدامه في معظم لوحات الدوائر المطبوعة بدلا من النوعين الآخرين من الثقوب. تعتبر الثقوب المذكورة أدناه ، ما لم ينص على خلاف ذلك ، على أنها ثقوب عبر الثقوب.
1. من وجهة نظر التصميم ، يتكون العبر بشكل أساسي من جزأين ، أحدهما هو فتحة الحفر في المنتصف ، والآخر هو منطقة الوسادة حول فتحة الحفر. يحدد حجم هذين الجزأين حجم عبر. من الواضح ، في تصميم ثنائي الفينيل متعدد الكلور عالي السرعة وعالي الكثافة ، يأمل المصممون دائما أنه كلما كان الثقب أصغر ، كان ذلك أفضل ، بحيث يمكن ترك مساحة أكبر من الأسلاك على السبورة. بالإضافة إلى ذلك ، كلما كان الثقب أصغر ، كانت السعة الطفيلية الخاصة به. كلما كان أصغر ، كلما كان أكثر ملاءمة للدوائر عالية السرعة. ومع ذلك ، فإن تقليل حجم الثقب يؤدي أيضا إلى زيادة في التكلفة ، ولا يمكن تقليل حجم الفتحات إلى أجل غير مسمى. إنه محدود بتقنيات العملية مثل الحفر والطلاء: كلما كان الثقب أصغر ، زاد الحفر كلما طالت مدة الثقب ، كان من الأسهل الانحراف عن الوضع المركزي ؛ وعندما يتجاوز عمق الحفرة 6 أضعاف قطر الحفرة المحفورة ، لا يمكن ضمان أن جدار الثقب يمكن طلاؤه بشكل موحد بالنحاس. على سبيل المثال ، يبلغ سمك (من خلال عمق الثقب) للوحة PCB العادية المكونة من 6 طبقات حوالي 50 مل ، وبالتالي فإن الحد الأدنى لقطر الحفر الذي يمكن أن يوفره مصنعو ثنائي الفينيل متعدد الكلور يمكن أن يصل إلى 8 مل فقط.
Second, the parasitic capacitance of the via hole itself has a parasitic capacitance to the ground. If it is known that the diameter of the isolation hole on the ground layer of the via is D2, the diameter of the via pad is D1, and the thickness of the PCB board is T, The dielectric constant of the board substrate is ε, and the parasitic capacitance of the via is approximately: C=1.41εTD1/(D2-D1) The main effect of the parasitic capacitance of the via on the circuit is to extend the rise time of the signal and reduce The speed of the circuit. For example, for a PCB with a thickness of 50Mil, if a via with an inner diameter of 10Mil and a pad diameter of 20Mil is used, and the distance between the pad and the ground copper area is 32Mil, then we can approximate the via using the above formula The parasitic capacitance is roughly: C=1.41x4.4x0.050x0.020/(0.032-0.020)=0.517pF, the rise time change caused by this part of the capacitance is: T10-90=2.2C(Z0/2)=2.2 x0.517x(55/2)=31.28ps. It can be seen from these values ??that although the effect of the rise delay caused by the parasitic capacitance of a single via is not obvious, if the via is used multiple times in the trace to switch between layers, the designer should still consider carefully.
3. Parasitic inductance of vias Similarly, there are parasitic inductances along with parasitic capacitances in vias. In the design of high-speed digital circuits, the damage caused by parasitic inductances of vias is often greater than the impact of parasitic capacitance. Its parasitic series inductance will weaken the contribution of the bypass capacitor and weaken the filtering effect of the entire power system. We can simply calculate the approximate parasitic inductance of a via with the following formula: L=5.08h[ln(4h/d)+1] where L refers to the inductance of the via, h is the length of the via, and d is the center The diameter of the hole. It can be seen from the formula that the diameter of the via has a small influence on the inductance, and the length of the via has the greatest influence on the inductance. Still using the above example, the inductance of the via can be calculated as: L=5.08x0.050[ln(4x0.050/0.010)+1]=1.015nH. If the rise time of the signal is 1ns, then its equivalent impedance is: XL=πL/T10-90=3.19Ω. Such impedance can no longer be ignored when high-frequency current passes. Special attention should be paid to the fact that the bypass capacitor needs to pass through two vias when connecting the power layer and the ground layer, so that the parasitic inductance of the via will double.
4. عبر التصميم في ثنائي الفينيل متعدد الكلور عالي السرعة. من خلال التحليل أعلاه للخصائص الطفيلية للفتحات ، يمكننا أن نرى أنه في تصميم ثنائي الفينيل متعدد الكلور عالي السرعة ، غالبا ما تجلب الفتحات التي تبدو بسيطة سلبيات كبيرة لتصميم الدائرة. أثر. من أجل تقليل الآثار الضارة الناجمة عن التأثيرات الطفيلية للفتحات ، يمكن القيام بما يلي في التصميم قدر الإمكان:
1. من جانبي التكلفة وجودة الإشارة ، حدد حجما معقولا من الفتحات. على سبيل المثال ، بالنسبة لتصميم وحدة ذاكرة 6-10 طبقات ثنائي الفينيل متعدد الكلور ، من الأفضل استخدام فتحات 10 / 20 مل (محفورة / وسادة). بالنسبة لبعض الألواح الصغيرة الحجم عالية الكثافة ، يمكنك أيضا محاولة استخدام 8/18Mil. ثقب. في ظل الظروف الفنية الحالية ، من الصعب استخدام فتحات أصغر. بالنسبة للطاقة أو الفتحات الأرضية ، يمكنك التفكير في استخدام حجم أكبر لتقليل المقاومة.
2. يمكن استنتاج الصيغتين اللتين تمت مناقشتهما أعلاه أن استخدام ثنائي الفينيل متعدد الكلور أرق مفيد لتقليل المعلمتين الطفيليتين عبر.
3. حاول ألا تغير طبقات آثار الإشارة على لوحة PCB ، أي حاول ألا تستخدم فتحات غير ضرورية.
4. يجب حفر دبابيس الطاقة والأرض في مكان قريب ، ويجب أن يكون الرصاص بين المعبر والدبوس قصيرا قدر الإمكان ، لأنها ستزيد من الحث. في الوقت نفسه ، يجب أن تكون أسلاك الطاقة والأرض سميكة قدر الإمكان لتقليل المقاومة.
5. ضع بعض الفتحات المؤرضة بالقرب من فتحات طبقة الإشارة لتوفير أقرب حلقة للإشارة. من الممكن أيضا وضع عدد كبير من الفتحات الأرضية الزائدة عن الحاجة على لوحة ثنائي الفينيل متعدد الكلور. بالطبع ، يجب أن يكون التصميم مرنا. نموذج عبر الذي تمت مناقشته سابقا هو الحالة التي توجد فيها وسادات على كل طبقة. في بعض الأحيان ، يمكننا تقليل أو حتى إزالة وسادات بعض الطبقات. خاصة عندما تكون كثافة الفتحات عالية جدا ، فقد يؤدي ذلك إلى تكوين أخدود كسر يفصل الحلقة في الطبقة النحاسية. لحل هذه المشكلة ، بالإضافة إلى تحريك موضع المسار عبر ، يمكننا أيضا التفكير في وضع العبر على الطبقة النحاسية. يتم تقليل حجم الوسادة.